PCI Express (PCIe)¶
🔌
PCI Express (PCIe)
PCIe — 3-layer, TLP/DLLP, LTSSM, SR-IOV/CXL
🎯 학습 목표¶
- Explain PCI parallel → PCIe serial point-to-point 전환의 동기와 Gen1~Gen7 진화의 핵심을 설명한다.
- Diagram Transaction / Data Link / Physical 3-layer 의 책임과 데이터 흐름을 그릴 수 있다.
- Decode TLP header (Fmt/Type/Length/Address) 와 DLLP 의 type/sequence number 를 해독한다.
- Trace LTSSM 의 11 상태 전이와 Gen3+ equalization 단계를 추적한다.
- Apply Configuration Space (Type 0/1) 와 BAR sizing 을 이용해 enumeration 시퀀스를 직접 수행한다.
- Evaluate Power state (D/L/ASPM), AER, Hot Plug 가 운영 안정성에 미치는 영향을 평가한다.
- Compare SR-IOV, ATS+IOMMU, P2P, CXL.io/cache/mem 의 차이와 사용 시점을 비교한다.
📋 사전 지식¶
- 일반 디지털 시스템 (직렬/병렬 인터페이스, clock, encoding)
- 메모리 매핑 IO, 인터럽트 (MSI/MSI-X) 기본
- TCP/이더넷 등 layered protocol 경험 (선택)
🗺️ 개념 맵¶
개념 의존성 — 순서대로 학습 권장
각 노드 = 모듈 (클릭하여 이동) · 화살표(→) = 선수 지식 흐름
📚 학습 모듈¶
01
PCIe 동기와 진화
02
3-Layer Architecture
03
TLP (Transaction Layer Packet)
04
DLLP, Flow Control, ACK/NAK
05
Physical Layer & LTSSM
06
Configuration Space & Enumeration
07
Power Management, AER, Hot Plug
08
SR-IOV, ATS, P2P, CXL
★
Quick Reference Card
📖 참조 자료¶
- PCI Express Base Specification 6.0 / 7.0 — PCI-SIG (회원사 비공개, 일부 white paper 공개)
- PCI Express System Architecture (MindShare) — 학습용 표준 참고서
- Linux Kernel
Documentation/PCI/— 공개, 실 구현 관점 - OS / Hypervisor IOMMU 문서 — Intel VT-d, ARM SMMU
- CXL Consortium Specifications — CXL 1.1 / 2.0 / 3.0 / 3.1 (공개 white paper)